

DERWENT- 1991-182732

ACC-NO:

DERWENT- 199125

WEEK:

COPYRIGHT 2007 DERWENT INFORMATION LTD

TITLE: Semiconductor **acceleration** sensor - has **capacitor** consisting of fixed electrode facing to electrode on silicon **diaphragm** with seismic **mass** NoAbstract Dwg 1/5

PATENT-ASSIGNEE: YAMATAKE HONEYWELL CO LTD[HONF]

PRIORITY-DATA: 1989JP-0249064 (September 27, 1989)

PATENT-FAMILY:

PUB-NO	PUB-DATE	LANGUAGE	PAGES	MAIN-IPC
JP 03112170 A	May 13, 1991	N/A	000	N/A

APPLICATION-DATA:

PUB-NO	APPL- DESCRIPTOR	APPL-NO	APPL-DATE
JP 03112170A	N/A	1989JP- 0249064	September 27, 1989

INT-CL (IPC): G01P015/12, H01L029/84

ABSTRACTED-PUB-NO:

EQUIVALENT-ABSTRACTS:

DERWENT-CLASS: S02 U11 U12

EPI-CODES: S02-G03; U11-C18C; U12-B03X;

Title - TIX (1):

Semiconductor **acceleration** sensor - has **capacitor** consisting of fixed electrode facing to electrode on silicon **diaphragm** with seismic **mass** NoAbstract Dwg 1/5

Standard Title Terms - TTX (1):

SEMICONDUCTOR **ACCELERATE** SENSE **CAPACITOR** CONSIST
FIX ELECTRODE FACE ELECTRODE SILICON **DIAPHRAGM** SEISMIC
MASS NOABSTRACT

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A) 平3-112170

⑬ Int. Cl.⁹

H 01 L 29/84
G 01 P 15/12

識別記号

Z

庁内整理番号

2104-5F
8304-2F

⑭ 公開 平成3年(1991)5月13日

審査請求 未請求 請求項の数 2 (全5頁)

⑮ 発明の名称 加速度センサおよびその製造方法

⑯ 特 願 平1-249064

⑰ 出 願 平1(1989)9月27日

⑱ 発 明 者 長 崎 昇 治 神奈川県藤沢市川名1丁目12番2号 山武ハネウエル株式会社藤沢工場内

⑲ 出 願 人 山武ハネウエル株式会社 東京都渋谷区渋谷2丁目12番19号

⑳ 代 理 人 弁理士 山川 政樹 外3名

明 細 書

1. 発明の名称

加速度センサおよびその製造方法

2. 特許請求の範囲

(1) シリコン基板の一方の面と垂直方向に一定の間隙幅を有して第1の溝を設けるとともにこの第1の溝の底部と連結してこのシリコン基板面と平行方向に外側方向へ向つて所定の間隙幅を有する第2の溝を設けてシリコン基板と垂直方向の断面がL字状の溝を形成してシリコン基板の他方の面に形成されたシリコン薄肉状の起歪部と、この起歪部間に懸架支持されたシリコン厚肉状の慣性質量部と、このシリコン基板の他方の面に形成された下部電極と、このシリコン基板の他方の面上に接着配置されたキャップと、このキャップの内面に下部電極と対向して配置された上部電極とを備えたことを特徴とする加速度センサ。

(2) 第1の第1導電型のシリコン基板の一方の面に第2の溝を形成する工程と、第2の溝内の一部分を除き第1の第1導電型のシリコン基板の一

方の面に第2導電型の不純物拡散層を形成する工程と、第1の第1導電型のシリコン基板の他方の面に第2の溝と所定の位置関係を有して第3の溝を形成する工程と、一方の面に第2導電型のエビタキシヤル層を有する第2の第1導電型のシリコン基板をその第2導電型のエビタキシヤル層を第1の第1導電型のシリコン基板の第2導電型の不純物拡散層形成面と接着する工程と、第2の第1導電型のシリコン基板の第2導電型のエビタキシヤル層に正電位を印加しながら第2の第1導電型のシリコン基板をエッチング除去する工程と、第2導電型のエビタキシヤル層の表面に下部電極を形成する工程と、第2導電型のエビタキシヤル層に正電位を印加しながら第1の第1導電型のシリコン基板の他方の面から第2の溝に対応する箇所をエッチングし第2の溝と連結する第1の溝を形成する工程と、第2導電型のエビタキシヤル層上に内面凹部に上部電極を形成したキャップを接着する工程とからなる加速度センサの製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は地震、物体の移動、衝突等の加速度を検出する加速度センサおよびその製造方法に関するものである。

〔従来の技術〕

第6図は従来の加速度センサの一例を示す断面図である。同図において、1はシリコン基板、2はシリコン基板1の裏面側に四角形状にわたって断面がほぼ台形状にエッチング加工により形成された溝、3はシリコン基板1への溝2の形成により台形の島状に形成された厚肉状の慣性質量部、4はシリコン基板1に対して溝2の形成によつて慣性質量部3を懸架して支持する可動部としての薄肉状起歪部であり、これらのシリコン基板1、溝2、慣性質量部3および起歪部4によりセンサチップ5を構成している。また、6はシリコン基板1の表面側に形成された電極取り出し部、7はシリコン基板1の表面側に上記慣性質量部3を被覆して固定配置された上部キャップ、8は上部キャップ7の内面に慣性質量部3と対向して形成された上部電極、9はシリコン基板1の裏面側に慣

性質量部3を被覆して固定配置された下部キャップ、10は下部キャップ9の内面に慣性質量部3と対向して形成された下部電極、11は空隙部からなる容量形成部である。

このような構成において、センサに加速度が加わると、慣性質量部3の位置が変位し、対向する上部電極8と下部電極10との間で容量値が変化して加速度が検出されることになる。一方、過大な加速度が加わった場合には、上、下のキャップ7、9がストッパーの役割を果たし、起歪部4の過度な変形による破壊を防ぐ構造になっている。

〔発明が解決しようとする課題〕

しかしながら、このように構成された加速度センサは、センサチップ5と上部キャップ7と下部キャップ9との3点の主構成部材から構成されており、これらの3点の構成部材にはそれぞれ寸法上のばらつきを有していることから、次のような問題があつた。すなわち、

(a) 3点の構成部品の組み付け時の位置合わせが極めて困難であつた。

(b) 上部キャップ7および下部キャップ9とセンサチップ5との間隙の完成寸法が大きくばらつくことから、耐圧に余裕をもたせる必要があり、高感度な加速度センサの設計が困難であつた。

(c) 慣性質量部3の底面が直接ストッパに当る構成になつているため、慣性質量部3の形状や下側プレート形状の設計の自由度が小さかつた。

したがつて本発明は、前述した従来の課題を解決するためになされたものであり、その目的は、加速度に対する感度を向上させかつ小型でしかも高耐圧で量産を可能とした加速度センサおよびその製造方法を提供することにある。

〔課題を解決するための手段〕

このような課題を解決するために本発明による加速度センサは、シリコン基板内に一定の間隙幅を有するL字状の断面構造をもつ溝を形成し、このシリコン基板の表面部分にシリコン薄肉状の一对の起歪部を形成し、この起歪部間にシリコン厚肉状の慣性質量部を懸架支持させたものである。

また、本発明による加速度センサの製造方法は、

第1のシリコン基板の一方の面に溝を形成した後、その上に起歪部となる第2のシリコン基板を接合し、他方の面から上記の溝と連結する溝を形成してL字状の断面構造をもつ溝を形成することにより、シリコン基板の表面部分にシリコン薄肉状の起歪部が形成される。

〔作用〕

本発明においては、シリコン基板内にL字状の溝が一定の間隙幅を有して高精度で形成される。

〔実施例〕

以下、図面を用いて本発明の実施例を詳細に説明する。

第1図は本発明による加速度センサの一実施例を示す断面図であり、前述の図と同一部分には同一符号を付してある。同図において、シリコン基板1の表面と平行となる裏面を結晶面の(110)面とし、この裏面側には結晶面の(110)面と垂直方向に結晶面の<112>軸に沿つて異方性エッチングにより食刻されて断面がほぼ逆L字状の一对のL字状溝2a'、2b'が一定の間隙を有して平行に形成

されている。そして、この逆L字状の溝2a', 2b'の形成によつてシリコン基板1の上部にはシリコン基板1の薄肉部からなる一对の起歪部4a, 4bが形成されるとともにこの一对の起歪部4a, 4bの間にはほぼ直方体を有するシリコン基板1の厚肉部からなる慣性質量部3'が支持されて形成され、さらにこの慣性質量部3'の表面には対向する下部電極10が形成されている。

このような構成によれば、慣性質量部3'がメサ型ではなく、任意の大きさの直方体状で形成されるので、その質量が増加し、感度向上が計れる。また、一对の溝2a', 2b'をシリコン基板1内に逆L字状に形成したことにより、容置形成部11に加速度が加わり、慣性質量部3'が下方方向に慣性力Fが与えられても第2図に示すように一对の薄肉状起歪部4a, 4bが逆L字状溝2a', 2b'内のそれぞれの角部1a, 1bに当接して支持され、さらに大きな加速度が加わり、第3図に示すように慣性質量部3'に多大な慣性力F'が与えられても一对の薄肉状起歪部4a, 4bがそれぞれ4A, 4Bを

支点としてそれぞれ角部1a, 1bに当接して慣性質量部3'の底面が基台に接触する範囲まで支持させることができる。したがつて過大な加速度に対しても、2段階の最終ストップとしての機能が得られ、それ以上の変形による破壊を防止することができる。

第4図は本発明による加速度センサの他の実施例を示す断面図であり、前述の図と同一部分には同一符号を付してある。同図において、第1図と異なる点は、シリコン基板1の表面が(100)面である点でこの結晶面の(100)面に対して異方性エッチングを行なつて結晶面の<110>軸方向に沿つた溝2a', 2b'が形成されて加速度センサが構成されている。

このような構成においても前述と全く同等の効果が得られる。

第5図(a)~(g)は本発明による加速度センサの製造方法の一実施例を説明する工程の断面図である。同図において、まず、同図(a)に示すようにP型シリコン基板1の表面に例えばSi₃N₄などのエツ

ティングマスク材21を成膜した後、このエツティングマスク材21に前記逆L字状溝2a', 2b'内のシリコン基板1表面と平行となる部分に相当する一对の窓パターン21a, 21bをフォトリソグラフィ技術によりパターンニングして形成し、この一对の窓パターン21a, 21b内を例えばKOHなどのエッチング液により異方性エッチングを行なつて一对の溝22a, 22bを形成した後、エツティングマスク材21を除去する。次に同図(b)に示すように一对の溝22a, 22b内で前記逆L字状溝2a', 2b'のシリコン基板1表面と垂直となる部分に図示しない例えば熱酸化膜などのマスク材を成膜し、シリコン基板1の表面および一对の溝22a, 22b内に例えばリンなどを熱拡散してn型不純物拡散層23を形成する。次にこのシリコン基板1の裏面側に前述と同様な方法によりSi₃N₄のエツティングマスク材を形成し、KOHで異方性エッチングを行なつて前記慣性質量部3'となる部分に溝24を形成する。次に同図(d)に示すよう表面にn型不純物拡散層23を形成したシリコン基板1上に、

一方の面にn型エピタキシャル層25を形成したP型シリコン基板26を例えば1000~1100℃の酸化雰囲気中でフュージョンボンドを行なつてそのn型エピタキシャル層25側を直接接合し一体化する。次にこのn型エピタキシャル層25を形成したシリコン基板26を例えばKOH溶液中に浸漬し、n型不純物拡散層23が形成されたシリコン基板1に数~10V程度の正電位を与えてエッチングを行なうと、同図(e)に示すようにn型エピタキシャル層25の部分でエッチングが止り、同図(d)に示したシリコン基板26はエッチング除去される。次に同図(f)に示すようにn型エピタキシャル層25の表面所定位置に下部電極10および電極取り出し部6を形成した後、シリコン基板1の裏面側に前述と同様な方法によりSi₃N₄のエツティングマスク材を形成し、KOH溶液中に浸漬し、n型エピタキシャル層25に数~10数ボルト程度の正電位を与えてエッチングを行なうと、n型エピタキシャル層25およびn型不純物拡散層23の部分でエッチングが止り、前述した一对の溝

22a, 22b にそれぞれ連通する一対の逆L字状溝 26a, 26b が形成される。次に同図(c)に示すようにn型エピタキシャル層 25 上に、内面凹部に上部電極 8 を形成したバイレックス製キャップ 7 を陽極接合法により接合して第 1 図と同等の加速度センサが完成される。

このような方法によれば、慣性質量部 3' を懸架支持する一対の逆L字状の溝 2a', 2b' が、シリコン基板 1 の異方性エッチングおよび電界ストップエッチング技術によりシリコン基板 1 の表面と平行な一対の溝 22a, 22b および連通する垂直な溝 26a, 26b を食刻することにより形成できるので、シリコン基板 1 の表面には一対の起歪部 4a, 4b が高感度構造で形成できるとともにこの一対の起歪部 4a, 4b と正確な位置に慣性質量部 3' の過大変位をストップさせる角部 1a, 1b が高精度で形成することができる。また、上述した工程は、通常の IC 製造プロセスと同様に $\phi 4$ ウェハから一度に 500~1000 個形成できるため、量産性もある。

製造方法の一実施例を示す工程の断面図、第 6 図は従来の加速度センサの構成を示す断面図である。

1.....シリコン基板、1a, 1b.....角部、2a', 2a'', 2b', 2b''.....溝、3'.....慣性質量部、4a, 4b.....起歪部、4A, 4B.....支点、6.....電極取り出し部、7.....上部シリコンキャップ、8.....上部電極、10.....下部電極、11.....容量形成部、21.....エッチングマスク、21a, 21b.....窓パターン、22a, 22b.....溝、23.....n型不純物拡散層、24.....溝、25.....n型エピタキシャル層、26a, 26b.....逆L字状溝。

特許出願人 山武ハネウエル株式会社

代理人 山 川 政 樹


〔発明の効果〕

以上説明したように本発明によれば、シリコン基板内に一定の間隔幅を有する一対のL字状の溝を形成し、このシリコン基板の表面部分にシリコン薄肉状の一対の起歪部を形成してこの一対の起歪部間にシリコン厚肉状の慣性質量部を支持させたことにより、高感度および高耐圧が達成できるとともに高感度と高耐圧という相矛盾する特性の設計自由度が大幅に拡大される。また、表面に下部電極を形成したセンサチップと内面に上部電極を形成したキャップとを対向配置させて構成されるので、主構成部材が従来の 3 点から 2 点に軽減されたとともに小型化が可能となるなどの極めて優れた効果が得られる。


4. 図面の簡単な説明

第 1 図は本発明による加速度センサの一実施例を示す断面図、第 2 図および第 3 図は第 1 図の加速度センサの作用を説明する断面図、第 4 図は本発明による加速度センサの他の実施例を示す断面図、第 5 図(a)~(c)は本発明による加速度センサの


第 1 図




第 2 図




第 3 図




第 4 図



第 5 図



第 6 図



第 5 図

